

Introduction

S. Mancini



Qui sommes-nous ?

Stéphane MANCINI

Maître de Conférences

Enseignement: ENSIMAG

Recherche : TIMA

Responsable du module

1ere partie

César FUGUET

Chercheur CNRS


Laboratoire TIMA

2ème partie


Plan

- ✖ Introduction
- ☐ Optimisation de la consommation d'énergie
- ☐ Enjeux des architectures multi-coeurs
- ☐ Méthodologie



Qu'est ce qu'un SoC ?




Evolution de la complexité des systèmes numériques



... par applications




Exemple (pré)historique" ML2000 (Mobilink)




Processeurs à 52 MHz


Détails de la plateforme



Hétérogénéité des blocs fonctionnels





Modules “système” génériques



Viper Set-top-box - 1999



Le PNX8500 (1999-Philips), pour la télévision numérique (Set-Top Box).

35 Millions de Transistors, en technologie 180 nm.



Cell - 2005

Le Cell (2005-IBM/Sony), pour la playstation III.
235 Millions de Transistors, en technologie 65 nm.




Kirin 970 - 2017

Le Kirin 970 (2017-Huawei) est dédié à la téléphonie mobile.

Tech. 10 nm, 5,5 Milliard de Transistors, 97 mm², 2 TFlops


<https://en.wikichip.org/wiki/hisilicon/kirin/970>



- ❑ 8 processeurs ARM + cache
- ❑ 1 NPU
Neural Processing Unit
- ❑ 1 GPU
- ❑ 1 cod/decod Vidéo
- ❑ ISP, modem...

Exynos 2500 - 2025

Exynos 2500, (2025-Samsung), pour la téléphonie mobile.
Tech. 3 nm, > 19 Milliards de Transistors, 137 mm², 4 TFlops



- ❑ 10 processeurs ARM + cache
- ❑ 1 NPU
Neural Processing Unit
- ❑ 1 GPU
- ❑ 1 cod/decod Vidéo
- ❑ ISP, modem...

Exynos 2400

Plan

- Introduction
- ✖ Optimisation de la consommation d'énergie
- Enjeux des architectures multi-coeurs
- Méthodologie

Comment réduire la consommation d'énergie d'un SoC ?

?


☐ Quelles sont les méthodes dont dispose un concepteur ?

?

☐ Quels sont les niveaux d'intervention et libertés autorisées ?

☐ Comment faire des compromis avec les autres critères ?

Expression de la consommation



$$P = \frac{1}{2} C_{\text{charge}} V_{\text{dd}}^2 f_{\text{transition}}$$

Autres sources de consommation :

- ❑ Courant de court-circuit
- ❑ Fuites de courant

Réduction de la consommation

Technologie

Circuit

Combinatoire

Arithmétique

Micro-arch.


Architecture

Système

DVFS

Mémoire

Réduction des capacités



$$C = LW\epsilon$$

- ❑ Réduction de la taille (L , W) des transistors
- ❑ Amélioration de la technologie
- ❑ Accroissement des investissements

Réduction de la consommation

Technologie

Circuit

Combinatoire

Arithmétique

Micro-arch.


Architecture

Système

DVFS

Mémoire

Equilibrage des transistors



👍 L'équilibrage des transistors réduit les phases de transition.

Réduction de la consommation

Technologie

Circuit

Combinatoire

Arithmétique

Micro-arch.


Architecture

Système

DVFS


Mémoire

Equilibrage des temps de propagation



👍 L'ajout de matériel permet de réduire les aléas qui consomment inutilement.

Réduction de la consommation



Réduction de la consommation

Technologie

Circuit

Combinatoire

Arithmétique

Micro-arch.

Architecture

Système


DVFS

Mémoire


Vectorisation

Mutualiser le décodage d'instruction

- ❑ **SIMD** (Single Instruction Multiple Data), Vectorisation & Parallélisation



- ❑ **VLIW** (Very Long Instruction Word) plusieurs opérations dans une instruction



Réduction de la consommation

Technologie

Circuit

Combinatoire

Arithmétique

Micro-arch.

Architecture

Système


DVFS

Mémoire

Parallélisation



f, C, V_{dd}^*



$\frac{f}{2}, 2C, V_{dd}$



Exploitation de la relation entre la tension d'alimentation et le temps de propagation !

Réduction de la consommation

Technologie

Circuit

Combinatoire

Arithmétique

Micro-arch.


Architecture

Système


DVFS

Mémoire

Partitionnement logiciel/matériel



f, V_{dd}



f^*, V_{dd}^*

Un périphérique de calcul (IP) est énergétiquement plus efficace, à puissance de calcul égale.

Réduction de la consommation

Technologie

Circuit

Combinatoire

Arithmétique

Micro-arch.


Architecture

Système

DVFS

Mémoire

Gestion de l'activité



- ❑ Arrêt des modules non-utilisés
Gestion de l'arrêt/remise en route
- ❑ Arrêt de l'horloge (clock gating)
- ❑ Gestion dynamique tension/fréquence

Réduction de la consommation

Technologie

Circuit

Combinatoire

Arithmétique

Micro-arch.


Architecture

Système

DVFS

Mémoire

Hiérarchie mémoire




Le placement des données dans différents types de mémoire influe sur la consommation.

Plan

- Introduction
- Optimisation de la consommation d'énergie
- ✗ Enjeux des architectures multi-coeurs
- Méthodologie

Modèle d'architecture générale



L'optimisation d'un Soc nécessite de comprendre l'influence:

- ★ Des caractéristiques bas niveau des circuits, de calcul et technologie mémoires
- ★ Les compromis temps de calcul/surface pour les unités numériques
- ★ Les caractéristiques de l'infrastructure interne
- ★ De l'application

Constituants des SoC

Bus

RAM

CPU

DSP

ASIC/IP

Analogique

MEMS


SoC

Les **bus systèmes** permettent aux différents blocs de s'échanger des données.

Un bus système est caractérisé par:

- ❑ Son débit
- ❑ Son protocole

Il existe plusieurs compromis entre la complexité du bus et ses performances.



Constituants des SoC

Bus

RAM

CPU

DSP

ASIC/IP

Analogique


MEMS

SoC


Les mémoires servent à stocker des programmes/données.

Un SoC est constitué de mémoires technologies variées (SRAM, DRAM, FFD, ..), de **caractéristiques spécifiques** (surface par bit, consommation, méthode d'accès et débit).

Pour optimiser le système, des programmes/données sont répartis et éventuellement dupliqués dans ces de mémoire, pour former une **hiérarchie mémoire**.




Constituants des SoC




➤ Adapté aux calculs irréguliers ➤ Puissance de calcul faible

➤ Souplesse de programmation

Utilisation {
❑ Gestion du système
❑ Interface utilisateur
❑ Gestion temps réel



Constituants des SoC




➤ Puissance de calcul moyenne ➤ Programmation complexe

➤ Instructions et parties opératives spécifiques

Utilisation

- ❑ Calculs réguliers
- ❑ Contrôle temps réel
- ❑ Traitement de signal (parole, images simples, ...)



Constituants des SoC

Bus

RAM

CPU

DSP

ASIC/IP


Analogique

MEMS

SoC

Les ASIC/IPs sont utilisés pour leur grande puissance de calcul.

- Grande puissance de calcul
- Traitements réguliers
- Consommation réduite
- Rigidité
- Temps de développement
- Peu adapté à un contrôle complexe



Constituants des SoC

Bus

RAM

CPU

DSP

ASIC/IP

Analogique


MEMS

SoC

Les composants analogiques sont intégrés pour:

- ❑ La conversion analogique/numérique, numérique/analogique
- ❑ Le filtrage (RF)
- ❑ La mise en forme de signaux en provenance des capteurs

- Très grande intégration
- Bruit
- Conception complexe
- Faible consommation
- Grande dépendance à la technologie



Constituants des SoC

Bus

RAM

CPU

DSP




ASIC/IP

Analogique

MEMS





SoC

Les MEMS (**Micro-Electro-Mechanical Systems**) et MOEMS (**Micro-Opto-Electro-Mechanical Systems**) sont des capteurs et actuateurs intégrés.



After MCNC,
<http://www.mcnc.org>

**Multi-User
MEMS Process
(MUMPS)**



Constituants des SoC

Et si on mettait tout ensemble ?

Bus

RAM

CPU

DSP


ASIC/IP

Analogique


MEMS

SoC

Integrated Microelectromechanical Systems (IMEMS) Technology:



L'espace des critères de conception



Les principaux enjeux

Accroître la puissance de calcul par le parallélisme car la fréquence des coeurs n'augmentera quasiment plus.

L'accroissement du nombre d'unités de calcul dans un circuit pose de nombreuses difficultés:

-  ☐ Les applications doivent être parallélisables et réparties sur les coeurs
-  ☐ L'infrastructure de communication doit être adaptée
-  ☐ L'accès aux données devient un goulot d'étranglement (Memory Wall)
-  ☐ Le système doit être tolérant aux fautes/pannes
-  ☐ La dissipation de la chaleur est critique !

Puissance de calcul & densité

Densité d'intégration :

- ❑ 90 nm (2003) : 1 MTr/mm²
- ❑ 40 nm (2007): 4 MTr/mm²
- ❑ 20 nm (2012): 16.5 MTr/mm²
- ❑ 5 nm (2020): 130 MTr/mm²
- ❑ 3 nm (2023) : 224 MTr/mm²


[wiki 3_nm_process](#)

Un CPU RISC 32 bits simple (MIPS)

≈

30 000 portes logiques

La surface des circuits reste globalement constante : la puissance de calcul disponible augmente avec la densité



Problématique de la densité d'intégration





Figure DESN3 Hardware and Software Design Gaps Versus Time⁵

Infrastructure de communication



Les fils deviennent plus lents que les portes !
C'est le **Back-end-of-line Delay**

<https://www.imec-int.com/en/imec-magazine/imec-magazine-september-2017/how-to-solve-the-back-end-of-line-rc-delay-problem>


- ❑ L'estimation des chaînes critiques devient complexe
 - Le placement routage est primordial
- ❑ On ne peut plus faire de communications qui traversent un circuit
 - L'infrastructure de communication devient asynchrone

Memory Wall



La puissance de calcul croît plus vite que les performances des mémoires externes !

- ❑ Le débit (par fil) s'accroît:
 - ❑ DDR2 (2003) 0.4 Gbps
 - ❑ DDR3 (2008) 1.6 Gbps
 - ❑ DDR4 (2014) 3,2 Gbps
 - ❑ DDR5 (2020) 6 Gbps
- ❑ En 20 ans:
 - . La densité de porte x 200
 - . Le débit mémoire par fil x 15
 - . La latence est constante ≈ 14 ns

➤ Les flux de données doivent être finement gérés.
➤ Des **hiérarchies mémoire** efficaces sont nécessaires !



IBM Power 4 dual-core: 115 W



Plan

- Introduction
- Optimisation de la consommation d'énergie
- Enjeux des architectures multi-coeurs
- ✖ Méthodologie

Top/down ou bottom/up ?

Conception top-down


Commencer par une description très abstraite; Enrichir de détails pour obtenir des solutions spécifiques.

Conception Bottom-up

Assembler des petits composants pour obtenir un gros système par assemblage spécifique.

En réalité, les projets utilisent les deux techniques, selon les produits: assemblage, configuration spécifique et conception d'unités spécialisées.

La méthodologie top/down




Modèles de spécification

Modèle	Fonctionnalité	Temps	Surface	Conso- mmation
C, Matlab	Exécutable			
ESTEREL	id	Synchrone		
SystemC	id	Synchrone		
VHDL cpl	id	Synchrone		
VHDL RTL	Comb.	Séquentiel		Activité
Netlist	Comb.	Séquentiel	Porte	Porte
Netlist an- notée	Comb.	Séquentiel	Porte	Vraie
Layout			Vraie	
HSPICE	Electrique	Continu		Vraie

Concevoir un SoC ?

Il est nécessaire de prendre en compte les contraintes de l'électronique intégrée dès la conception des algorithmes de traitement. Les contraintes matérielles influent directement sur les choix au plus haut niveau.

Le choix des algorithmes d'une application est déterminant !
Les optimisations ultérieures ne permettront pas de réduire la complexité intrinsèque.



Le cours “Architecture des SoC”

Stéphane Mancini

- ❑ Introduction
- ❑ Infrastructure de communication (bus système)
- ❑ Hiérarchie mémoire et optimisations SW
- ❑ Etudes de cas: HW pour l'IA

César Fuguet

- ❑ Micro-architecture avancée des processeurs
 - . Parallélisme d'instruction (ILP)
 - . ILP et cache
- ❑ Système multi-coeurs
 - . Instructions atomiques
 - . Cohérence de cache

... et un examen écrit (2H00)

Architecture des SoC

Introduction

S. Mancini

Plan Détaillé

☆ Qui sommes-nous ?

✖ Introduction

- ☆ Qu'est ce qu'un SoC ?
- ☆ Evolution de la complexité des systèmes numériques
- ☆ ... par applications
- ☆ Exemple (pré)historique" ML2000 (Mobilink)
- ☆ Détails de la plateforme
- ☆ Hétérogénéité des blocs fonctionnels
- ☆ Modules "système" génériques
- ☆ Viper Set-top-box - 1999
- ☆ Cell - 2005
- ☆ Kirin 970 - 2017
- ☆ Exynos 2500 - 2025

✖ Optimisation de la consommation d'énergie

- ☆ Optimisation de la consommation
- ☆ Expression de la consommation

☆ Réduction de la consommation

✖ Enjeux des architectures multi-cœurs

- ☆ Modèle d'architecture générale
- ☆ Constituants des SoC
- ☆ L'espace des critères de conception
- ☆ Les principaux enjeux
- ☆ Puissance de calcul & densité
- ☆ Problématique de la densité d'intégration
- ☆ Infrastructure de communication
- ☆ Memory Wall
- ☆ IBM Power 4 dual-core: 115 W

✖ Méthodologie

- ☆ Top/down ou bottom/up ?
- ☆ La méthodologie top/down
- ☆ Modèles de spécification
- ☆ Concevoir un SoC ?
- ☆ Le cours "Architecture des SoC"